1.  現(xiàn)象描述

    產(chǎn)品在進(jìn)行 25KV 空氣靜電放電抗干擾試驗(yàn)時(shí)，對(duì)儀表顯示屏正下方外殼的縫隙位置放電時(shí)，儀表盤液晶屏字符顯示錯(cuò)誤，出現(xiàn)斷碼、花屏等現(xiàn)象，具體見下圖 1 所示：

圖 1 空氣放電實(shí)驗(yàn)

2.  原因分析

      首先我們來分析信號(hào)形成的原理，當(dāng)一個(gè)電平被輸入，要區(qū)別它是有用信號(hào)或無用信號(hào)，必須對(duì)其電平值進(jìn)行判定識(shí)別。簡(jiǎn)而言之，就是要判定信號(hào)的電平大小、極性、頻率等參數(shù)，必須要有一個(gè)總體的參考電平為基準(zhǔn)。在電路設(shè)計(jì)中，我們把電流回路作為單個(gè)系統(tǒng)的總的參考電平基準(zhǔn)，即 0V 電平。如示意圖 2 所示，信號(hào)等于輸入電平減去參考電平，得出的信號(hào)電平可能是正極性，也可能是負(fù)極性。只要單個(gè)單元回路的參考電平一致且穩(wěn)定，那么整個(gè)電路單元就能按原設(shè)計(jì)指標(biāo)正常地運(yùn)作。

圖 2

      在 EMC 實(shí)踐工作中，靜電的干擾方式、耦合途徑、耦合的脈沖電壓、極性等多種多樣，從泄放途徑上基本上大致分為直接干擾和間接干擾兩大類，對(duì)電路的影響主要表現(xiàn)在信號(hào)干擾和回路干擾兩種基本形式，見下圖 3。

圖 3

      該汽車儀表總成的測(cè)試現(xiàn)象為空氣 25KV 等級(jí)對(duì)顯示屏周邊的縫隙進(jìn)行放電，出現(xiàn)顯示錯(cuò)誤或工作異常，對(duì)應(yīng)圖 5 我們就能找出空氣放電干擾的基本形式——即靜電場(chǎng)干擾。此時(shí)還需要分析清楚這個(gè)靜電場(chǎng)是如何導(dǎo)致系統(tǒng)工作異常的，是如何耦合到內(nèi)部電路系統(tǒng)的，是信號(hào)通路還是回路**擾等等問題。只有把病因了解透徹，才能從根本上**病癥。對(duì)應(yīng)前面所述的測(cè)試現(xiàn)象，其靜電的幾種干擾形式可以借助示意圖 4、5 來分析。

圖 4                                                      圖 5

     圖4示意圖所示為多層板之間的形成的靜電場(chǎng)干擾示意圖，在多層PCB板中，往往很多信號(hào)走線被敷設(shè)在了電源層或地層的相鄰層或中間層，根據(jù)我們的大量實(shí)驗(yàn)分析證明，在靜電放電抗擾度試驗(yàn)中，一旦地層的泄放路徑阻抗較大時(shí)，那么與之相鄰層的信號(hào)層或電源，就極易被地層上形成的靜電場(chǎng)所耦合。同理，電源層形成的靜電場(chǎng)原理類似，圖 4 中，主要是考慮多層 PCB 所導(dǎo)致的失敗因素。

      圖 5 所示多見于單面或雙面板的結(jié)構(gòu)分布，由于 PCB 的走線或周圍的鋪地結(jié)構(gòu)引起，被直接或間接注入靜電脈沖電壓，它所形成靜電電流流動(dòng)的環(huán)路而產(chǎn)生的靜電場(chǎng)分布，在該靜電電流環(huán)路中的系統(tǒng)或單元模塊會(huì)因此而耦合到場(chǎng)能量，如果有多個(gè)單元或模塊，那么每個(gè)單元或模塊所耦合到的靜電場(chǎng)能量會(huì)根據(jù) PCB結(jié)構(gòu)的布置而有所不同。圖 4、圖 5 在理論上，又可以用圖 6 的等效圖來幫助分析。

圖 6

      電場(chǎng) E0 等于 V0 比上兩個(gè)平行通路的距離 h 。在實(shí)際的生產(chǎn)和過作中，我們會(huì)發(fā)現(xiàn)，由于走線的結(jié)構(gòu)、導(dǎo)體橫截面積、器件分布、通路阻抗等因素的影響，會(huì)導(dǎo)致多個(gè)不同強(qiáng)度的場(chǎng)分布，如圖 5 所示，形成靜電場(chǎng) A 與靜電場(chǎng) B 兩個(gè)強(qiáng)度不同的場(chǎng)分布，處于該場(chǎng)分布中的 IC1 和 IC2 兩個(gè)單元模塊會(huì)受到兩個(gè)不同強(qiáng)度的靜電場(chǎng)干擾，假設(shè)場(chǎng)分布中 IC1 和 IC2 的中間走線看似為偶極子天線，有效長(zhǎng)度為 hd ，那么根據(jù)理論公式計(jì)算，能夠在其走線上感應(yīng)到兩個(gè)不同的電壓值，設(shè)靜電場(chǎng) A 為 E1，靜電場(chǎng) B 為 E2，由于 E1≠E2，設(shè)定兩個(gè)單元的有效天線長(zhǎng)度相同（實(shí)際中對(duì)應(yīng)兩個(gè)單元模塊而言永遠(yuǎn)不可能一致），*終得出 V1 ≠ V2。計(jì)算方法如下：

      當(dāng)所感應(yīng)到的 V1、V2 能量足夠高、△V1V2 足夠大時(shí)，就能夠擾亂 IC1 和IC2 之間的正常通訊信號(hào)，根據(jù)前面圖 2 的分析基礎(chǔ)，此時(shí)的信號(hào)等于信號(hào)走線上感應(yīng)到的脈沖電壓減去回路電平，如圖 7 所示。此時(shí)的電路已經(jīng)無法識(shí)別信號(hào)，導(dǎo)致電路工作異常中斷。

圖 7

3.  整改措施

     通過上述的理論分析，該產(chǎn)品的故障因素主要是由靜電場(chǎng)干擾所引起，要解決場(chǎng)干擾問題，大致的方法有兩種：一是采用泄放的方法，對(duì)敏感的“天線”進(jìn)行有效地去耦處理，在信號(hào)通路上進(jìn)行泄放，達(dá)到通過的目的；二是采用屏蔽的方法，對(duì)敏感的單元模塊、“天線”等進(jìn)行必要的靜電屏蔽，保證信號(hào)與參考電平的差值不發(fā)生突變，使之正常工作。無論我們采用何種技術(shù)方案，其根本的目的還是在于消除信號(hào)電平與回路參考電平的差值不會(huì)突變。如下圖 8 所示，使單元電路的輸入電平和回路電平保持同時(shí)的升高或降低，對(duì)于信號(hào)電平總差值而言，可以基本維持不變化。

圖 8

     靜電的器件通常可采用如 TVS、放電管、壓敏電阻、高分子吸收材料、電容等器件。對(duì)于信號(hào)端口而言，*有效、成本*低、性能*可靠的還是選用電容器件，利用電容對(duì)脈沖信號(hào)的瞬時(shí)導(dǎo)通的特性，可以迅速地將靜電脈沖往低電勢(shì)方向泄放，達(dá)到平衡的目的。

      進(jìn)一步分析產(chǎn)品內(nèi)部結(jié)構(gòu)，圖 11 為 LCD 屏信號(hào)走線，其走線較長(zhǎng)，空白位置沒有鋪設(shè)地層，留有較多空白處，在靜電放電時(shí)，走線極易形成天線效應(yīng)。                                 

圖 9  顯示數(shù)據(jù)線的走線

    圖 10 是 LCD 與主板的連接結(jié)構(gòu)，直插式，距離較高，約 1cm。LCD 數(shù)據(jù)引腳也可能形成天線效應(yīng)，接收到靜電場(chǎng)強(qiáng)干擾。

圖 10  LCD 屏的引腳連接結(jié)構(gòu)圖

      通過基本電路結(jié)構(gòu)的分析，PCB 在布板時(shí)，尤其是在 LCD 屏的數(shù)據(jù)走線的設(shè)計(jì)方面，存在不足，走線較長(zhǎng)，且走線空白處和芯片周邊未鋪地，沒有隔離和吸收作用地層，LCD 在組裝結(jié)構(gòu)上同理，插件引腳太長(zhǎng)，沒有增加任何去耦措施，導(dǎo)致靜電在放電過程中，所有的數(shù)據(jù)線全部成為了接收天線。在設(shè)計(jì)上稍作改進(jìn)便能通過測(cè)試，但客戶的產(chǎn)品已經(jīng)生產(chǎn)，后期不對(duì) PCB 進(jìn)行大改。故制定的整改方案是在不大改 PCB 板的前提下調(diào)整或增加器件，并保證成本和工藝的可行性。

     根據(jù)前面所述原理，制定整改方案：

1、對(duì)靠近邊沿的重要數(shù)據(jù)線，采用去耦的技術(shù)方法，減小其“天線”的接收能力，使其對(duì)地形成泄放路徑，達(dá)到抑制靜電干擾的目的。在 LCD 引腳上采用 100pF電容與地并聯(lián)，如圖 11 所示；

 圖 11  數(shù)據(jù)線去耦

2、對(duì)走線進(jìn)行屏蔽。由于引腳過長(zhǎng)，對(duì)屏引腳進(jìn)行靜電場(chǎng)屏蔽處理，消除電場(chǎng)影響，在 LCD 左右兩邊的引腳支架上，采用銅箔屏蔽并良好接地，用于吸收靜電干擾。屏蔽措施在重新的設(shè)計(jì)改進(jìn)中，可以更改為 PCB 走線間鋪地和 LCD引腳周圍鋪地代替。

圖 12 LCD 屏蔽

4.  試驗(yàn)驗(yàn)證

25KV 靜電放電試驗(yàn)通過。